單項(xiàng)選擇題結(jié)構(gòu)體中的變量應(yīng)在VHDL程序中（）部分給予說(shuō)明。

A.結(jié)構(gòu)體對(duì)應(yīng)的實(shí)體的端口表中
B.結(jié)構(gòu)體中關(guān)鍵詞BEGIN前
C.結(jié)構(gòu)體中關(guān)鍵詞BEGIN后
D.程序包（PACKAGE）


你可能感興趣的試題

1.多項(xiàng)選擇題在VHDL程序中，以下4個(gè)部分，（）可以有順序執(zhí)行語(yǔ)句。

A.結(jié)構(gòu)體（ARCHITECTURE）
B.進(jìn)程（PROCESS）中的關(guān)鍵詞BEGIN前
C.進(jìn)程（PROCESS）中的關(guān)鍵詞BEGIN后
D.程序包（PACKAGE）

3.單項(xiàng)選擇題在VHDL語(yǔ)言中，ARCHITECTURE中的語(yǔ)句都是（）執(zhí)行的語(yǔ)句。

A.順序
B.并行
C.即可順序也可并行
D.無(wú)法確定

4.多項(xiàng)選擇題結(jié)構(gòu)體（ARCHITECTURE）用于描述設(shè)計(jì)單元的（）

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類(lèi)型
C.名稱(chēng)和端口的引腳等
D.可編譯的設(shè)計(jì)單元

5.多項(xiàng)選擇題實(shí)體（ENTITY）描述一個(gè)設(shè)計(jì)單元的（）的信息。

A.行為、元件及連接關(guān)系
B.元件、子程序、公用數(shù)據(jù)類(lèi)型
C.名稱(chēng)和端口的引腳等
D.可編譯的設(shè)計(jì)單元