A.放大和飽和
B.飽和和截止
C.放大和截止
您可能感興趣的試卷
你可能感興趣的試題
A.近似三角波
B.尖峰波
C.矩形波
D.正弦波
A.矩形波
B.尖峰波
C.近似三角波
D.正弦波
A.不能跳變
B.可以跳變
C.充放電時按指數(shù)規(guī)律減小
D.充電時增加,放電時減小
A.て<<tp
B.て>tp
C.て>>tp
D.て<tp
A.て>>tp
B.て>tp
C.て<<tp
D.て<tp
最新試題
?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。
MOSFET做放大器,要想正常工作只需用電路提供合理的偏置使其工作在飽和區(qū)即可。???
?6位7段數(shù)碼管動態(tài)顯示模塊如圖,要求人眼看到所有數(shù)碼管同時顯示各自對應(yīng)的數(shù)字,控制數(shù)碼管位選信號的動態(tài)掃描時鐘信號頻率約為多少?()
?TTL或非門組成的邏輯電路如圖所示,當(dāng)輸入為以下哪種狀態(tài)時會出現(xiàn)冒險現(xiàn)象?()
?已知Nexys4開發(fā)板外部時鐘信號頻率為100MHz,數(shù)字鐘用來產(chǎn)生秒信號的時鐘信號頻率為1Hz,若采用計數(shù)器對100MHz的外部時鐘分頻得到1Hz的秒信號,請問該計數(shù)器至少需要多少位?()
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。
一塊通用面包板,公共條是三?四?三分段連通型,那么這塊板上最多有()個插孔在內(nèi)部是連通在一起的。
?某次電路實驗中,一同學(xué)按如下電路圖連接電路,完成實驗。其中D0,D1端為輸入端,S0與S1為輸出端。在實驗過程中,該同學(xué)觀測到輸出端S0,S1端輸出電平分別為邏輯高電平,邏輯低電平。請問此刻電路輸入端D0,D1電平可能分別為()。
CG放大器因其輸入電阻過小,因此沒什么用處。
CD放大器因為源極輸出信號幾乎與柵極輸入信號變化一致,因此被稱為“源極跟隨器”。