A.CPU同其它高速功能部件相連接的總線，稱為內(nèi)部總線
B.CPU同IO設(shè)備之間相互連接的總線，稱為IO總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線，稱為外部總線
D.IO設(shè)備之間互相連接的總線，稱為IO總線
您可能感興趣的試卷
你可能感興趣的試題
A.CPU同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線
B.CPU同IO設(shè)備之間相互連接的總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線
D.IO設(shè)備之間互相連接的總線
A.CPU同計(jì)算機(jī)系統(tǒng)的其它高速功能部件相連接的總線
B.CPU同IO設(shè)備之間相互連接的總線
C.CPU內(nèi)部連接各寄存器及運(yùn)算器件之間的總線
D.IO設(shè)備之間互相連接的總線
A.CPU能識(shí)別指令和數(shù)據(jù)
B.運(yùn)算器完成算術(shù)邏輯運(yùn)算
C.在取指周期中，CPU根據(jù)對(duì)指令操作碼的譯碼或測(cè)試，進(jìn)行指令所要求的操作
D.指令周期是由若干個(gè)CPU周期組成
A.CPU只能識(shí)別指令，無法識(shí)別總線上的數(shù)據(jù)
B.運(yùn)算器完成算術(shù)邏輯運(yùn)算，并實(shí)現(xiàn)取指操作
C.在執(zhí)行周期中，CPU根據(jù)對(duì)指令操作碼的譯碼或測(cè)試，進(jìn)行指令所要求的操作
D.CPU周期是由若干個(gè)指令周期組成
A.從主存中取出指令、分析指令并產(chǎn)生有關(guān)的操作控制信號(hào)
B.完成算術(shù)邏輯運(yùn)算
C.產(chǎn)生時(shí)序信號(hào)
D.從主存中取出指令并完成數(shù)據(jù)基本運(yùn)算
最新試題
（）又稱字選法，所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。
從給定的選項(xiàng)中選擇你認(rèn)為正確的一項(xiàng)。A.微指令地址B.控制存儲(chǔ)器C.微指令寄存器D.微程序控制器E.硬連線控制器F.簡(jiǎn)單G.復(fù)雜（1）微程序控制器是通過（）的銜接區(qū)分指令執(zhí)行步驟的。（2）微程序控制器的控制信號(hào)被讀出后，還需經(jīng)過一個(gè)（）送到被控制部件。（3）相對(duì)硬連線控制器，微程序控制器的設(shè)計(jì)與實(shí)現(xiàn)（）。（4）為了獲得快一些的運(yùn)行速度，控制器部件應(yīng)選擇（）。（5）（）是微程序控制器的核心部件。
軟件堆棧在工作中（）移動(dòng)。
使用硬件堆棧時(shí)，其中（）移動(dòng)。
將十六進(jìn)制數(shù)（2BA）16化成十進(jìn)制數(shù)，正確結(jié)果為（）。
計(jì)算機(jī)系統(tǒng)是可以分層的，在某級(jí)觀察者角度看到的機(jī)器被稱為（），只需要通過該級(jí)語言來了解和使用。
（）又稱為萬國(guó)碼，是由許多語言軟件制造商聯(lián)盟制定的可以容納世界上所有文字和符號(hào)的字符編碼方案。
刷新控制電路的主要任務(wù)是解決刷新和（）之間的矛盾。
從給定的選項(xiàng)中選擇認(rèn)為正確的一項(xiàng)。A.存儲(chǔ)矩陣B.全相聯(lián)映像C.組相聯(lián)映像D.虛擬存儲(chǔ)器E.高速緩存F.主存地址空間G.輔存地址空間H.局部性I.局限性（1）無論是動(dòng)態(tài)存儲(chǔ)器還是靜態(tài)存儲(chǔ)器，都是由（）、地址譯碼器和輸入、輸出控制電路組成的。（2）在Cache的三種映像方式中，（）實(shí)際上是對(duì)另外兩種映像方式的折中，是它們的普遍形式。（3）計(jì)算機(jī)存儲(chǔ)系統(tǒng)中，（）是解決運(yùn)行大程序主存空間不足所使用的技術(shù)。（4）虛擬存儲(chǔ)器有三種地址空間，其中（）用于存放運(yùn)行的程序和數(shù)據(jù)。（5）多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)，是建立在程序運(yùn)行的（）原理之上的。
硬件堆棧是由CPU內(nèi)部的一組串聯(lián)的（）組成的。