A.RR型
B.RS型
C.SS型
D.零地址指令
您可能感興趣的試卷
你可能感興趣的試題
A.PPU(外圍處理機(jī))
B.中斷方式
C.DMA方式
D.通道方式
A.通用寄存器
B.堆棧
C.存儲(chǔ)器
D.外存
A.堆棧緩沖區(qū)
B.一個(gè)指針的緩沖區(qū)
C.兩個(gè)指針的單緩沖區(qū)
D.n個(gè)指針的n個(gè)緩沖區(qū)
A.運(yùn)算器
B.控制器
C.運(yùn)算器.控制器和cache
D.運(yùn)算器、控制器和主存儲(chǔ)器
A.光盤
B.固態(tài)盤
C.硬盤
D.軟盤
最新試題
在有16個(gè)處理器的均勻洗牌網(wǎng)絡(luò)中,若要使第0號(hào)處理器與第15號(hào)處理器相連,需要經(jīng)過(guò)多少次均勻洗牌和交換置換。
若采用FIFO替換算法,計(jì)算Cache的塊命中率。
如果在程序執(zhí)行過(guò)程中訪問(wèn)一個(gè)頁(yè)面,平均要對(duì)該頁(yè)面內(nèi)的存儲(chǔ)單元訪問(wèn)1024次,求訪問(wèn)存儲(chǔ)單元的命中率。
為了使存儲(chǔ)系統(tǒng)的訪問(wèn)效率從0.5提高到0.94,塊的大小至少增加到幾個(gè)字?
如果N=100,采用指令取消技術(shù)后,在程序執(zhí)行過(guò)程中,能夠節(jié)省多少個(gè)指令周期?
有一個(gè)16KB4路組相聯(lián)Cache的32位微處理器,假定該Cache的塊為4個(gè)32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
畫(huà)出其中一組的邏輯圖。
按最優(yōu)調(diào)度策略連續(xù)輸入8個(gè)任務(wù)時(shí),流水線的實(shí)際吞吐率是多少?
至少要分配給該程序多少個(gè)主存頁(yè)面才能獲得最高的命中率?
浮點(diǎn)數(shù)系統(tǒng)使用的階碼基值re=2,階值位數(shù)q=2,尾數(shù)基值rm=10,尾數(shù)位數(shù)p′=1,即按照使用的二進(jìn)制位數(shù)來(lái)說(shuō),等價(jià)于p=4。計(jì)算在非負(fù)階、正尾數(shù)、規(guī)格化情況下的最小尾數(shù)值、最大尾數(shù)值、最大階值、可表示的最小值和最大值及可表示數(shù)的個(gè)數(shù)。