有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。

如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結果等）三個階段，并采用三級流水線。仍然要采用指令取消技術，請修改上面的程序。

指出訪存操作數(shù)地址尋址的最大相對位移量為多少個字節(jié)？

為了使存儲系統(tǒng)的訪問效率從0.5提高到0.94，塊的大小至少增加到幾個字？

若采用FIFO替換算法，計算Cache的塊命中率。

一臺機器要求浮點數(shù)的字長的精度不低于10-7.2，表數(shù)的范圍正數(shù)不小于1038，且正負對稱。尾數(shù)用原碼、純小數(shù)表示，階碼用移碼、整數(shù)表示。設計這種浮點數(shù)的格式。

指出主存與Cache之間各個塊的映象關系。

設16個處理器編號分別為0，1，…，15，要用單級互連網絡，當互連函數(shù)分別為：（1）Cube3（Cube1）（5）Butterfly（Butterfly）（8）σ-1（9）β（1）（13）ρ（2）時，第13號處理器分別與哪一個處理器相連？

如果在程序執(zhí)行過程中訪問一個頁面，平均要對該頁面內的存儲單元訪問1024次，求訪問存儲單元的命中率。

畫出其中一組的邏輯圖。