邏輯變量X、Y，進(jìn)行邏輯"異或"（用"
"表示）運(yùn)算的含義是：若X、Y取值相同（都為true或都為false），則
的值為false，否則的值為true，用邏輯"與"（∧）、"或"（∨）、"非"（-）表示的式子為（）。
A.
B.
C.
D.
您可能感興趣的試卷
你可能感興趣的試題
A.指令計(jì)數(shù)器（IR）
B.程序計(jì)數(shù)器（PC.
C.地址寄存器（AR）
D.指令譯碼器（ID.
A.314
B.630
C.1414
D.3030
A.地址總線寬度
B.數(shù)據(jù)總線寬度
C.主存儲(chǔ)器的容量
D.CPU的字長(zhǎng)
A.Cache擴(kuò)充了主存儲(chǔ)器的容量
B.Cache可以降低由于CPU與主存之間的速度差異造成的系統(tǒng)性能影響
C.Cache的有效性是利用了對(duì)主存儲(chǔ)器訪問(wèn)的局部特征
D.Cache中通常保存著主存儲(chǔ)器中部分內(nèi)容的一份副本
A.系統(tǒng)總線的寬度為32位
B.處理的數(shù)據(jù)長(zhǎng)度只能為32位
C.CPU字長(zhǎng)為32位
D.通用寄存器數(shù)目為32個(gè)
最新試題
CPU中的（）的值可自動(dòng)加1，以便實(shí)現(xiàn)程序指令的順序執(zhí)行。
將某ASCII字符采用偶校驗(yàn)編碼（7位字符編碼+1位校驗(yàn)碼）發(fā)送給接收方，在接收方收到的8位數(shù)據(jù)中，若（），則能確定傳輸過(guò)程中發(fā)生的錯(cuò)誤。
CPU執(zhí)行算術(shù)運(yùn)算或者邏輯運(yùn)算時(shí)，算術(shù)邏輯運(yùn)算部件（ALU）將計(jì)算結(jié)果保存在（）中。
以下關(guān)于CPU與主存之間增加調(diào)整緩存（Cache）的敘述，不正確的是（）。
十六進(jìn)制數(shù)CC所對(duì)應(yīng)的八進(jìn)制數(shù)為（）。
計(jì)算機(jī)中，執(zhí)行一條指令所需要的時(shí)間稱為指令周期，完成一項(xiàng)基本操作所需要的時(shí)間稱為機(jī)器周期，時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期。因此（）。
計(jì)算機(jī)的用途不同，對(duì)其部件的性能指標(biāo)要求也有所不同。以科學(xué)計(jì)算為主的計(jì)算機(jī)，對(duì)（1）要求較高，所以應(yīng)該重點(diǎn)考慮（2）?？瞻祝?）處應(yīng)選擇（）
若用8位機(jī)器碼表示二進(jìn)制數(shù)-111，則原碼表示的十六進(jìn)制形式為（1）；補(bǔ)碼表示的十六進(jìn)制形式（2）。空白（1）處應(yīng)選擇（）
計(jì)算機(jī)各部件之間傳輸信息的公共通路稱為總線，一次傳輸信息的位數(shù)通常稱為總線的（）。
使用電容存儲(chǔ)信息且需要周期性地進(jìn)行刷新的存儲(chǔ)器是（）。