A.具有兩個(gè)穩(wěn)定狀態(tài)。
B.觸發(fā)方式為電平觸發(fā),適用與變化緩慢的信號(hào)。
C.具有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。
D.對(duì)正向和負(fù)向增長(zhǎng)的輸入信號(hào),電路有不同的閥值電平。
您可能感興趣的試卷
你可能感興趣的試題
A.功能相同,外形和管腳排列一致。
B.都使用單電源供電。
C.輸出為2/3VCC電平。
D.電源電壓變化對(duì)振蕩頻率和定時(shí)精度影響下
A.高電平
B.低電平
C.高低電平都有可能
D.無法確定
A.555在電路結(jié)構(gòu)上是由模擬電路和數(shù)字電路組合而成的。
B.555時(shí)基電路采用雙電源供電。
C.555可獨(dú)立構(gòu)成一個(gè)定時(shí)電路,且定時(shí)精度高。
D.555的最大輸出電流達(dá)200mA,帶負(fù)載能力強(qiáng)。
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.實(shí)現(xiàn)定時(shí)功能
D.把緩慢信號(hào)變成矩形波
A.電路結(jié)構(gòu)復(fù)雜
B.振蕩頻率低
C.頻率穩(wěn)定度低
D.抗干擾性強(qiáng)
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
TTL與非門閾值電壓UT的典型值是()
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
判斷如下VHDL的操作是否正確,如不正確,請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。