判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。

兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。

簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。

以下代碼中為無權(quán)碼的為（）。

一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。

ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實現(xiàn)（）。

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。

（）在計算機系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。

采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。