單項選擇題在組合邏輯電路的常用設計方法中，可以用（）來表示邏輯抽象的結果。
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在下列電路中，只有（）屬于組合邏輯電路。
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
2.單項選擇題用低電平為輸出有效的譯碼器實現(xiàn)組合邏輯電路時，還需要（）。
A.與非門
B.或非門
C.與門
D.或門
3.單項選擇題用高電平為輸出有效的譯碼器實現(xiàn)組合邏輯電路時，還需要（）。
A.與非門
B.或非門
C.與門
D.或門
4.單項選擇題在二進制譯碼器中，若輸入有4位代碼，則輸出有（）信號。
A.2個
B.4個
C.8個
D.16個
5.單項選擇題所謂三極管工作在倒置狀態(tài)，是指三極管（）。
A.發(fā)射結正偏置，集電結反偏置
B.發(fā)射結正偏置，集電結正偏置
C.發(fā)射結反偏置，集電結正偏置
D.發(fā)射結反偏置，集電結反偏置
最新試題
利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。
題型：單項選擇題
小容量RAM內部存儲矩陣的字數(shù)與外部地址線數(shù)n的關系一般為（）
題型：單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型：問答題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
題型：單項選擇題
與倒T形電阻網(wǎng)絡DAC相比，權電流網(wǎng)絡D/A轉換器的主要優(yōu)點是消除了（）對轉換精度的影響。
題型：單項選擇題
（）在計算機系統(tǒng)中得到了廣泛的應用，其中一個重要用途是構成數(shù)據(jù)總線。
題型：單項選擇題
如要將一個最大幅度為5.1V的模擬信號轉換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應選用（）位ADC。
題型：單項選擇題
電可擦除的PROM器件是（）
題型：單項選擇題
兩個與非門構成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題