單項(xiàng)選擇題逐次逼近型A／D轉(zhuǎn)換器轉(zhuǎn)換時(shí)間大約在（）的范圍內(nèi)。
A.幾十納秒
B.幾十微秒
C.幾十毫秒
D.幾百毫秒
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題若雙積分A／D轉(zhuǎn)換器第一次積分時(shí)間T1取20ms的整倍數(shù)，它便具有（）的優(yōu)點(diǎn)。
A.較高轉(zhuǎn)換精度
B.極強(qiáng)抗50HZ干擾
C.較快的轉(zhuǎn)換速度
D.較高分辨率
2.單項(xiàng)選擇題如要將一個(gè)最大幅度為9.99V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求ADC的分辨率小于10mV，最少應(yīng)選用（）位ADC。
A.6
B.8
C.10
D.12
3.單項(xiàng)選擇題如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC
A.6
B.8
C.10
D.12
4.單項(xiàng)選擇題集成D／A轉(zhuǎn)換器不可以用來(lái)構(gòu)成（）。
D.加法器
B.程控放大器
C.數(shù)—模轉(zhuǎn)換
D.波形發(fā)生電路
5.單項(xiàng)選擇題與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D／A轉(zhuǎn)換器的要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
A.網(wǎng)絡(luò)電阻精度
B.模擬開關(guān)導(dǎo)通電阻
C.電流建立時(shí)間
D.加法器
最新試題
TTL與非門輸出低電平的參數(shù)規(guī)范值是（）
題型：?jiǎn)雾?xiàng)選擇題
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
題型：?jiǎn)柎痤}
ROM可以用來(lái)存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來(lái)實(shí)現(xiàn)（）。
題型：?jiǎn)雾?xiàng)選擇題
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：?jiǎn)柎痤}
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。
題型：?jiǎn)雾?xiàng)選擇題
電可擦除的PROM器件是（）
題型：?jiǎn)雾?xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：?jiǎn)雾?xiàng)選擇題
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
題型：?jiǎn)柎痤}