A.負載換流
B.脈沖強迫換流
C.器件換流
D.電網(wǎng)電壓換流
您可能感興趣的試卷
你可能感興趣的試題
A.同步環(huán)節(jié)
B.鋸齒波形成及移相控制環(huán)節(jié)
C.脈沖形成、放大和輸出環(huán)節(jié)
D.脈沖保護環(huán)節(jié)
A.與電流連續(xù)時沒有差別
B.理想空載轉(zhuǎn)速升高
C.機械特性顯著變軟
D.電機發(fā)生堵轉(zhuǎn)
A.提高整流裝置的功率因數(shù)
B.減小電源容量
C.減少高次諧波對電網(wǎng)的影響
D.降低晶閘管所承受的最大電壓
A.通態(tài)壓降小,約為1.1V,僅是IGBT通態(tài)壓降的三分之一
B.開關(guān)速度快
C.工作溫度高
D.即使關(guān)斷失敗也不會損害器件
A.防止靜電擊穿
B.防止二次擊穿
C.MOSFET不能承受反壓
D.柵源過電壓保護
最新試題
平衡電阻是保證了集成運放兩個輸入端,靜態(tài)時外接電阻相等。
二進制計數(shù)器具有分頻的作用,分頻的規(guī)律表現(xiàn)為:3位二進制計數(shù)器實現(xiàn)()分頻。
反相比例運算電路,平衡電阻的求法:令ui=0,則uo=0,此時反相端對地總電阻值,即為所求平衡電阻值。
下列受時鐘控制的是()
由兩個觸發(fā)器組成的時序電路,所以其工作狀態(tài)應(yīng)為()種。
集成運放的反相輸入端,當輸入信號(ui1)由此輸入時,輸出信號(u0)與輸入ui1同相。
所謂異步時序邏輯電路,是指電路中所有的觸發(fā)器,具有同一個時鐘脈沖CP的作用,因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。
全加器的輸出信號是()
4位二進制加法計數(shù)器的,計數(shù)長度為()
異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器,而其它各位觸發(fā)器都是,依靠相鄰低位觸發(fā)器輸出的進位脈沖,采用逐級傳遞方式進行觸發(fā)。