A.CMOS允許懸空
B.TTL不允許懸空
C.TTL允許懸空
D.CMOS不允許懸空
您可能感興趣的試卷
你可能感興趣的試題
A.電源電壓極性不得接反，其額定值為5V
B.與非不使用的輸入端接“1”
C.與非門輸入端可以串有電阻器，但其值不應(yīng)大于開門電阻
D.或非門不使用的輸入端接“0”
A.檢流計的指示值為零
B.相鄰橋臂電阻成比例，電橋才平衡
C.對邊橋臂電阻的乘積相等，電橋也平衡
D.四個橋臂電阻值必須一樣大小，電橋才平衡
A.理想的電壓源與電流源之間可以等效
B.要保持端鈕的極性不變
C.兩種模型中的電阻R0是相同的，但連接關(guān)系不同
D.兩種模型的等效是對外電路而言
A.二極管
B.三極管
C.晶閘管
D.場效應(yīng)管
A.電阻
B.電容
C.電感
D.二極管
最新試題
平衡電阻是保證了集成運(yùn)放兩個輸入端，靜態(tài)時外接電阻相等。
如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計時，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）
并聯(lián)型穩(wěn)壓電路中，硅穩(wěn)壓二極管應(yīng)和負(fù)載（）
所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。
全加器的輸出信號是（）
對理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。
由兩個觸發(fā)器組成的時序電路，所以其工作狀態(tài)應(yīng)為（）種。
將任意一個無效狀態(tài)代入狀態(tài)方程里，它總能進(jìn)入到這個循環(huán)狀態(tài)，那么也就是說明，這個電路具有自起功能。
3位二進(jìn)制加法計數(shù)器的，計數(shù)長度為（）
異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級傳遞方式進(jìn)行觸發(fā)。