A.頁地址流
B.頁面調(diào)度策略
C.主存的容量
D.輔存的容量
您可能感興趣的試卷
你可能感興趣的試題
A.增大輔存容量
B.采用FIFO替換算法并增大頁面
C.改用LRU替換算法并增大頁面
D.改用LRU替換算法并增大頁面數(shù)
A.訪問主存的命中率隨頁面大小增大而提高
B.訪問主存的命中率隨主存容量增加而提高
C.更換替換算法能提高命中率
D.在主存命中率低時，改用堆棧型替換算法，并增大主存容量，可提高命中率
A.隨機法
B.相聯(lián)目錄表法
C.比較對法
D.近期最久未使用法
A.全相聯(lián)
B.段相聯(lián)
C.組相聯(lián)
D.直接相聯(lián)
A.指令級并行
B.任務級并行
C.操作級并行
D.操作步驟的并行
最新試題
寫出主存地址和Cache地址的格式，并標出各字段的長度。
設計8位字長的寄存器—寄存器型指令3條，16位字長的寄存器一存儲器型變址尋址方式指令4條，變址范圍不小于正、負127。請設計指令格式，并給出指令各字段的長度和操作碼的編碼。
如果把一條指令的執(zhí)行過程分解為“取指令”、“分析”（包括譯碼和取操作數(shù)等）和“執(zhí)行”（包括運算和寫回結(jié)果等）三個階段，并采用三級流水線。仍然要采用指令取消技術(shù)，請修改上面的程序。
求出流水線的最優(yōu)調(diào)度策略及最小平均延遲時間和流水線的最大吞吐率。
要求操作碼的平均長度最短，請設計操作碼的編碼，并計算操作碼編碼的平均長度。
如果N=100，采用指令取消技術(shù)后，在程序執(zhí)行過程中，能夠節(jié)省多少個指令周期？
有一個16KB4路組相聯(lián)Cache的32位微處理器，假定該Cache的塊為4個32位的字。主存地址為ABCDE8F8的單元在Cache中的什么位置。
指出訪存操作數(shù)地址尋址的最大相對位移量為多少個字節(jié)？
若采用FIFO替換算法，計算Cache的塊命中率。
按最優(yōu)調(diào)度策略連續(xù)輸入8個任務時，流水線的實際吞吐率是多少？